Huawei ha presentado oficialmente un nuevo enfoque para el desarrollo de semiconductores avanzados que busca superar las limitaciones físicas y económicas de la tradicional Ley de Moore. Durante el Simposio Internacional IEEE sobre Circuitos y Sistemas (ISCAS) 2026, He Tingbo, presidenta del negocio de semiconductores de Huawei, introdujo la Ley de Escalado Tau (τ), un principio innovador que propone reemplazar el escalado geométrico con el escalado temporal como guía para la evolución de la industria.

La Ley de Moore, que ha orientado la evolución de la industria de semiconductores durante más de cinco décadas, ha comenzado a exhibir sus límites físicos y rendimientos económicos decrecientes. Ante esta realidad, Huawei propone la Ley τ, que se centra en la compresión del tiempo de propagación de señales y la mejora constante de la densidad de transistores mediante tecnologías innovadoras como LogicFolding.

Según explicó Ningbo, este enfoque establece un mecanismo de co-optimización multinivel que abarca dispositivos semiconductores, circuitos, chips y sistemas completos. La estrategia busca acortar sistemáticamente la constante de tiempo τ para impulsar el rendimiento, la eficiencia energética y la densidad de transistores en cada nivel tecnológico.

LogicFolding: la tecnología central

La arquitectura LogicFolding representa el núcleo de esta nueva estrategia. Esta tecnología rompe los límites físicos de los diseños de circuitos tradicionales al expandir el diseño de una capa a dos, acortando significativamente el cableado de rutas críticas y reduciendo la carga resistiva y capacitiva de la propagación de señales. El resultado es un aumento considerable en la densidad de transistores y el rendimiento del circuito.

Los chips Kirin programados para lanzarse en otoño de 2026 serán los primeros en adoptar la arquitectura LogicFolding, lo que mejorará considerablemente su rendimiento. Según las proyecciones de Huawei, para 2031, los chips de gama alta diseñados bajo la Ley τ alcanzarán una densidad de transistores equivalente a procesos de 14 Å (1.4 nanómetros), lo que superaría potencialmente los 2 nanómetros que actualmente producen los principales fabricantes como TSMC y Samsung.

He Tingbo reveló que Huawei ha diseñado y producido en masa 381 chips basados en la Ley de Escalado τ durante los últimos seis años, sirviendo a una amplia gama de industrias, sectores y mercados. La compañía ha aplicado este principio tanto a smartphones como a computación de Inteligencia Artificial (IA).

La presidenta enfatizó la importancia de la apertura y la colaboración, ya que “son clave para impulsar el progreso continuo en la industria de semiconductores. Ninguna empresa puede encontrar independientemente todas las respuestas en el camino de la evolución de los semiconductores”.

Con la Ley τ, Huawei busca no sólo una solución técnica a las restricciones que enfrenta, sino también establecer un nuevo estándar académico e industrial que pueda guiar el desarrollo sostenible de la industria de semiconductores y electrónica a nivel global.

Este desarrollo tecnológico ocurre en un contexto en el que la compañía y otros pares chinos enfrentan restricciones impuestas por el gobierno estadounidense que limitan el acceso a tecnología avanzada, desde la adquisición de chips en el mercado hasta las máquinas de litografía ultravioleta extrema (EUV) requeridas para su fabricación.

La propuesta de Huawei formaría parte de los esfuerzos del propio gobierno chino que busca impulsar la fabricación nacional de tecnología de vanguardia, y así reducir su dependencia de tecnología desarrollada por empresas occidentales como ASML, además de suplir la falta de acceso a los chips avanzados fabricados por TSMC de Taiwán.

Pese a los esfuerzos de Nvidia y las gestiones diplomáticas recientes del gobierno estadounidense para reanudar las relaciones comerciales con China, el gobierno del país asiático mantuvo las restricciones de importación de chips Nvidia como una forma de impulsar el uso de tecnologías nacionales.

Por otro lado, Huawei aún tendrá que demostrar los beneficios tangibles —rendimiento, eficiencia energética y térmica, entre otros— de estos avances frente a las actuales alternativas de fabricación y diseño de chips, especialmente en segmentos como Centros de Datos destinados a tareas de IA.

Capital Financiero

El presidente de la República, José Raúl Mulino, y el canciller de Singapur, Vivian Balakrishnan, acordaron este lunes estrechar la cooperación bilateral en infraestructura logística y tecnologías de vanguardia.

Lee más.

Prensa CNMC

El Consejo de Ministros ha autorizado hoy a la Sociedad Española para la Transformación Tecnológica (SETT) a realizar una aportación de 60.000 euros a la Red Informal de Intercambio sobre Semiconductores de la OCDE (OECD Semiconductor Informal Exchange Network – SIEN), un foro técnico y estratégico de carácter multilateral que facilita la cooperación internacional en un sector clave para la economía global.

La contribución se financiará con cargo a los fondos propios de la SETT y es proporcional al peso de España dentro de la OCDE. Asimismo, se alinea con el nivel de implicación del país en iniciativas internacionales en materia de semiconductores y con las prácticas habituales de otros Estados participantes en la red.

Un instrumento estratégico para España

La participación en la red SIEN reviste un importante carácter estratégico, ya que permite a España formar parte de un foro técnico-político de alto nivel, más allá de la Unión Europea y mantener un diálogo directo con economías clave en el ámbito de los semiconductores, como Estados Unidos, Japón, Corea del Sur o Taiwán.

Asimismo, permite reforzar los trabajos analíticos en torno a las cadenas de valor de los semiconductores; mejorar el posicionamiento de España en los debates estratégicos sobre esta industria; facilitar el intercambio de información y de mejores prácticas entre administraciones públicas y contribuir a la preparación y resiliencia ante posibles disrupciones en el suministro global de chips.

Con esta iniciativa, España reafirma su compromiso con el fortalecimiento de las cadenas de suministro tecnológicas y con la cooperación internacional en un ámbito considerado crítico para sectores como la automoción, las telecomunicaciones o la electrónica.

El Instituto Tecnológico y de Estudios Superiores de Occidente (ITESO) firmó un convenio de colaboración con Innova Bienestar, organismo adscrito a la Secretaría de Ciencia, Humanidades, Tecnología e Innovación (Secihti) de México, para integrarse al proyecto nacional Kutsari, iniciativa enfocada en fortalecer la industria de semiconductores en el país. Con ello, la universidad se convierte en la primera institución privada en sumarse al programa.

El acuerdo contempla formar talento especializado y desarrollar tecnología en diseño de microchips y circuitos integrados. Entre las metas del proyecto destaca la creación de un microprocesador RISC-V de arquitectura abierta desarrollado en México.

Kutsari articula esfuerzos entre academia, industria y gobierno para impulsar centros de diseño, proyectos ASIC y capacidades tecnológicas en semiconductores. Actualmente opera en Jalisco, Puebla y Sonora.

El ITESO aporta más de 20 años de experiencia en investigación y formación en semiconductores, además de nuevas iniciativas académicas, como la Especialidad en Diseño de Microchips en Semiconductores. La colaboración también busca fortalecer áreas como comunicaciones, sistemas digitales y procesamiento digital de señales.

Qualcomm ha anunciado oficialmente sus nuevas plataformas móviles Snapdragon 4 Gen 5 y Snapdragon 6 Gen 5, siendo la quinta generación de estos chipsets diseñados para el segmento medio y de entrada del mercado global de smartphones.

Según Chenwei Yan, vicepresidente Senior de Gestión de Productos de Qualcomm, estas plataformas están “diseñadas para vidas reales”, por lo que la compañía buscó equilibrar el desempeño de los teléfonos entre nuevas características y rendimiento. “En lugar de perseguir números de rendimiento pico, buscamos equilibrio con diversos mercados globales”, explicó Yan durante la presentación con medios.

Snapdragon 4 Gen 5: rendimiento esencial accesible

El Snapdragon 4 Gen 5 presume mejoras significativas en rendimiento gráfico con un 77% de mejora respecto a la generación anterior y un 54% superior frente a la competencia. El chip permite juegos de hasta 90 fps, lo que acerca la experiencia de gaming a los smartphones más asequibles del mercado.

Para Qualcomm, un apartado clave de este chip es la eficiencia energética. En ese sentido, el nuevo chip proporciona un 10% más de eficiencia energética, lo que se traduce en hasta 1.7 horas adicionales de reproducción de música y una hora extra de streaming de video.

Entre sus características destacadas se encuentra la tecnología Snapdragon Smoothmotion UI, que reduce el stuttering (tartamudeo) de pantalla un 25% y acelera el lanzamiento de aplicaciones un 43%. En conectividad, incorpora 3GPP Release 17 con velocidades de descarga de hasta 2.8 Gbps y es el primero en su categoría en ofrecer Dual SIM Dual Active, permitiendo conexión simultánea a las redes 5G más rápidas disponibles.

El Snapdragon 4 Gen 5 se lanzará este año con una “adopción saludable” esperada, sumándose a la estrategia de Qualcomm para acercar la tecnología a todos los consumidores de cualquier segmento.

Snapdragon 6 Gen 5: capacidades premium al alcance

La plataforma Snapdragon 6 Gen 5 promete también una mejora de hasta 21% en el rendimiento del GPU respecto a su predecesor y 20% frente a competidores.

Al igual que su hermano menor, este chip trae una mejora del 8% en eficiencia energética, con lo que podría lograr hasta dos horas adicionales de reproducción musical y 38 minutos extra de gaming.

Qualcomm se aseguró también de incluir una mejora en la experiencia fotográfica en la gama media de smartphones. Para ello, el nuevo Snapdragon 6 integra tecnología de visión nocturna basada en IA para mejorar capturas en condiciones de poca luz, además de capacidad de zoom por sensor de hasta 100x.

El apartado gaming, una de las actividades más demandadas por los usuarios en la actualidad, incluye el Adaptive Performance Engine 4.0 y Game Super Resolution, con lo que maximiza el rendimiento y la duración de batería.

La conectividad se refuerza con Wi-Fi 7 (hasta 5.8 Gbps), Bluetooth 6.0 y la tecnología Qualcomm XPAN, que permite cambiar sin interrupciones entre Bluetooth y Wi-Fi para streaming de audio.

El Ministerio de Ciencia, Tecnología e Innovación (MCTI) de Brasil anunció dos iniciativas que buscan posicionar al país en la cadena global de producción de semiconductores.

La primera se trata de la firma de una alianza internacional con la empresa Synopsys, enfocada en la capacitación de profesionales y el impulso a la innovación en microelectrónica. El acuerdo contempla programas de formación avanzada y acceso a herramientas tecnológicas especializadas para el diseño de semiconductores, con el objetivo de ampliar la base de talento calificado en el Brasil.

En paralelo, el gobierno brasileño lanzó un nuevo llamado público con una inversión de 100 millones de reales (20.2 millones de dólares), destinados a apoyar el desarrollo de tecnologías estratégicas en semiconductores. La convocatoria busca financiar proyectos de investigación, desarrollo e innovación en áreas clave para el ecosistema nacional, incentivando la participación de empresas, centros de investigación y universidades.

Lee también: Lula y Trump se reúnen: liman asperezas comerciales, pero dejan de lado a Pix

Estas iniciativas responden a uno de los principales cuellos de botella del sector: la escasez de recursos humanos altamente especializados.

“Invertir en semiconductores es invertir en la base tecnológica que sustenta la industria moderna. Nuestro objetivo es ampliar la capacidad nacional, integrar la ciencia y el sector productivo, y generar soluciones que contribuyan al desarrollo económico y social”, afirmó la ministra de Ciencia, Tecnología e Innovación, Luciana Santos.

Además, son parte de una estrategia más amplia de política industrial que busca reducir la dependencia externa y fortalecer la capacidad productiva local.

El avance en esta agenda también se articula con iniciativas previas como el programa Brasil Semicon y proyectos de infraestructura tecnológica, que apuntan a consolidar un ecosistema nacional competitivo y alineado con las demandas de industrias como la automotriz, telecomunicaciones e Inteligencia Artificial.

Meta anunció una alianza con Amazon Web Services (AWS) para integrar decenas de millones de núcleos de procesadores Graviton en su portafolio de cómputo, con el objetivo de impulsar cargas de trabajo vinculadas con la Inteligencia Artificial (IA) Agéntica.

Este acuerdo muestra un cambio relevante en la arquitectura tecnológica que sostiene a la nueva generación de IA. Hasta ahora, la demanda había recaído principalmente en las GPU de Nvidia, utilizadas para entrenar grandes modelos.

Durante los últimos años, las GPU han sido las protagonistas de la computación de alto rendimiento. Pero algunas empresas como Intel y AWS proyectan que las CPU serán igual de valiosas para procesar las cargas de trabajo de la IA, especialmente ante la creciente adopción de la IA Agéntica.

En ese sentido, Meta y AWS ponen el foco en los CPU (unidades centrales de procesamiento) de alto desempeño para procesos como inferencia, coordinación de agentes, generación de código, búsqueda en tiempo real y manejo de flujos de trabajo distribuidos, tareas donde la eficiencia energética y la relación costo-rendimiento son críticas.

Destacado: AWS actualiza chips para inferencia y entrenamiento de IA, y abre la puerta para romper dominio de Nvidia

AWS señaló que Meta se convertirá en uno de los mayores clientes globales de Graviton, una familia de chips basados en arquitectura Arm desarrollada por Amazon para sus Centros de Datos. El despliegue comenzará con decenas de millones de núcleos y podría ampliarse en el futuro.

Además, la colaboración se suma a la relación previa entre ambas compañías, que ya trabajaban con servicios de Nube y herramientas de IA como Amazon Bedrock.

Para Meta, la decisión también forma parte de su estrategia de diversificación tecnológica. Simultáneamente, la empresa está invirtiendo en GPUs de Nvidia, chips de AMD y diseños propios para IA, mientras busca reducir dependencias en un mercado marcado por la escasez de hardware avanzado y por costos crecientes de entrenamiento e inferencia.

Incorporar Graviton le permite sumar capacidad de cómputo especializada sin depender exclusivamente de un solo proveedor.

Las Vegas. Google Cloud introdujo el concepto de AI Hypercomputer para englobar la infraestructura integral diseñada para el ciclo de vida completo de la Inteligencia Artificial (IA). Este sistema incluye la octava generación de TPUs diseñados específicamente para la era Agéntica.

Según Amin Vahdat, vicepresidente senior y Chief Technologist de infraestructura de IA en Google, la era de los agentes de IA representa una demanda sin precedentes para la infraestructura tecnológica. El directivo aseguró que para resolver la misión de Google alrededor del cómputo, se debe resolver la inteligencia.

En ese sentido “la oportunidad es más grande que nunca, pero la infraestructura necesaria aún no existía completamente”, señaló Vahdat durante una presentación con medios.

Innovación en procesadores especializados

Para resolver este desafío, Google decidió establecer un pequeño equipo de trabajo que permitiera el diseño de componentes para atender la creciente demanda de cómputo, especialmente proveniente de nuevas cargas de trabajo como la IA.

Desde su presentación en 2015, la compañía ha presentado la renovación de sus chips con una cadencia anual. Este año, sin embargo, presentó la octava generación compuesta por dos variantes de TPUs, cada una optimizada para necesidades específicas:

El TPU 8t fue diseñado específicamente para el entrenamiento de modelos. Este nuevo chip ofrece casi tres veces el rendimiento de cómputo por pod respecto a generaciones anteriores. Con capacidad para escalar hasta 9,600 TPUs conectados en topología de torus 3D (estructura de interconexión donde los nodos forman una ‘dona 3D’). Esta nueva arquitectura proporciona 121 exaflops de cómputo FP4 (punto flotante) y 2 terabytes de memoria compartida en un solo “superpod”.

Según Google, este componente promete reducir el ciclo de desarrollo de modelos de frontera de meses a tan solo semanas. El cómputo entregado por estos componentes supera en 3 veces a los TPUs de la generación previa (Ironwood).

Por su parte, el TPU 8i está optimizado para inferencia, incluyendo el trabajo de múltiples agentes. Este componente integra un motor de aceleración especializado que reduce la latencia en chip por 5 veces. Además, puede escalar hasta 1,152 TPUs en un solo pod, entregando 11.6 exaflops FP8, lo que representa un aumento de rendimiento de 9.8 veces frente a la generación anterior.

Estos dos chips vienen acompañados del CPU Axion, chip basado en Arm diseñado por Google, pensado para manejar el complejo preprocesamiento de datos y la orquestación, de modo que los TPUs puedan recibir una correcta fuente de datos.

Vahdat explicó que Google se vio en la necesidad de diseñar este tipo de chips para resolver los cuellos de botella de los chips más tradicionales o de cómputo general (CPU) y así poder atender nuevos casos de uso demandantes de cómputo. Por ejemplo, aseguró que un servicio como la traducción por reconocimiento de voz habría requerido “construir dos o tres Googles completos” para permitir que cada usuario de la compañía pudiera interactuar por 30 segundos con el sistema.

Confiabilidad como prioridad

Vahdat destacó que uno de los mayores desafíos técnicos era resolver la confiabilidad al coordinar decenas de miles de chips a nanoescala. “Es un sistema nervioso donde un solo chip puede afectar todo el sistema. Los sistemas tradicionalmente fallan una vez al día, lo que puede llevar de horas a días la detección”, explicó.

Google busca superar el 97% de “goodput”, es decir, detectar y reconfigurar fallas rápidamente.

Agentic Data Cloud: contexto para la IA

Complementando el hardware, Google introdujo también su nueva solución Agentic Data Cloud, como una plataforma de datos que incluye:

• Knowledge Catalog: Motor de contexto universal que integra datos estructurados y no estructurados
• Data Agent Kit: Herramientas potenciadas por Gemini para científicos de datos
• Nuevo Lightning Engine: Plataforma para el análisis de grandes cantidades de datos diseñado para Apache Spark con hasta 2 veces mejor rendimiento-precio
• Cross-Cloud Lakehouse: Acceso unificado a datos multi-nube sin necesidad de migración

Casos de éxito empresarial

Citadel Securities, que negocia más de 500 mil millones de dólares diarios, logró ejecutar cargas de trabajo de 2 a 4 veces más rápido con un costo 30% menor. Vodafone utiliza la plataforma para lanzar cientos de agentes que resuelven proactivamente interrupciones, ahorrando millones anuales.

Buenos Aires. La reconfiguración geopolítica de las cadenas globales de suministro y el auge de la Inteligencia Artificial (IA) están abriendo una ventana para que América Latina gane espacio en la industria de chips.

Bajo ese diagnóstico, Diego Flores, titular del sector de Industria Digital y Electrónica de la Secretaría de Economía de México, llamó a fortalecer la articulación regional para aprovechar una oportunidad que podría redefinir el desarrollo industrial del continente.

Durante su participación en el Argentina Digital Summit 2026, el funcionario sostuvo que ninguna región del mundo concentra por sí sola toda la cadena de valor de los chips, por lo que la cooperación entre países será indispensable en la nueva etapa del mercado tecnológico global.

“Tenemos que hacer este trabajo de forma regional, de forma hemisférica”, afirmó.

Espacio para nuevos jugadores

Flores explicó que la fabricación de un sólo semiconductor involucra procesos distribuidos en alrededor de 70 países, lo que revela la fragilidad del modelo actual frente a tensiones geopolíticas, disrupciones logísticas y escasez de materiales críticos.

El mundo comienza a dejar atrás la lógica de buscar únicamente el menor costo por unidad, y avanzar hacia esquemas que priorizan cadenas de suministro cercanas, resilientes y seguras, comentó.

Te recomendamos: Cuál es la oferta de América Latina para participar en el suministro de semiconductores

Ese cambio abre oportunidades para América Latina, especialmente para economías integradas con Norteamérica y con experiencia manufacturera, talento técnico y ubicación estratégica.

Integración regional

El funcionario señaló que México impulsa una visión de coproducción regional y mayor integración con países como Costa Rica, Panamá y República Dominicana, naciones que ya cuentan con capacidades industriales, logísticas o tecnológicas que podrían complementar el ecosistema hemisférico.

También mencionó la necesidad de generar vínculos estratégicos con actores asiáticos que participan en esta industria, como Vietnam, Malasia, Filipinas y China.

La apuesta, dijo, es construir capacidades regionales en segmentos donde sí existen oportunidades inmediatas, como empaquetado, pruebas, ensamble, manufactura especializada y chips legacy.

Chips legacy: oportunidad para la región

Flores recordó que no toda la industria depende de los chips más avanzados usados para la Inteligencia Artificial. Existe también una enorme demanda de semiconductores legacy, utilizados en secadoras, aspiradoras, electrodomésticos, vehículos y equipos industriales.

Ese segmento podría convertirse en puerta de entrada para América Latina, debido a que presenta menores barreras tecnológicas y una demanda sostenida.

Relacionado: Ecosistema de semiconductores de México tiene ventajas, pero requiere políticas públicas para su desarrollo: OCDE

La estrategia de México

Dentro de ese escenario, México colocó a los semiconductores como sector prioritario del Plan México, junto con electromovilidad y dispositivos médicos.

La estrategia mexicana se divide en dos rutas: fortalecer capacidades industriales actuales —cadena de suministro, ATP y chips legacy— y, en paralelo, desarrollar diseño nacional de chips mediante el programa Kutsari.

El objetivo de largo plazo es avanzar hacia nodos más sofisticados, entre 15 y 8 nanómetros.

Puebla, Sonora y Jalisco como polos emergentes

Flores destacó que se han observado avances concretos en ecosistemas locales como Puebla, Sonora y Jalisco para instalar centros de diseño. El primero ya opera con alrededor de 50 ingenieros enfocados en desarrollos que puedan incorporarse a procesos productivos nacionales.

Además, dijo, México ya cuenta con un Plan Maestro 2024-2030, elaborado con industria, gobierno y academia, que contempla más de 36 acciones específicas para medir avances y escalar capacidades.

El funcionario subrayó que la expansión de la Inteligencia Artificial está acelerando la demanda global de procesamiento, Centros de Datos y semiconductores especializados.

La industria ―explicó― México llama a la articulación de América Latina en la cadena de valor de chipsalcanzó antes de lo previsto la meta de un trillón de dólares en ingresos, y ahora se proyecta que llegue a entre 1.3 y 1.4 trillones de dólares hacia 2030.

Intel y Google anunciaron una colaboración multianual con el objetivo de avanzar en la próxima generación de infraestructura de Inteligencia Artificial (IA) y computación en la Nube.

La alianza refuerza el papel central de los procesadores y nuevas arquitecturas especializadas en el desarrollo de entornos de IA más eficientes, escalables y sostenibles y contempla que los procesadores Intel Xeon continúen siendo un componente clave en la infraestructura de Google Cloud, soportando cargas de trabajo que abarcan desde entrenamiento de modelos de IA hasta inferencia de baja latencia y computación de propósito general.

Como parte de la colaboración, Intel y Google buscan una alineación a lo largo de múltiples generaciones de procesadores, con el objetivo de mejorar el rendimiento, la eficiencia energética y el costo total de propiedad en la infraestructura global de Google. Este enfoque responde a la creciente necesidad de sistemas más complejos y heterogéneos, donde los CPUs cumplen un rol clave en la orquestación, el procesamiento de datos y el desempeño general del sistema.

Te puede interesar: Intel se une al proyecto de Elon Musk, Terafab, para redefinir la fabricación de chips

Además, Intel y Google ampliarán el desarrollo conjunto de unidades de procesamiento de infraestructura (IPUs) basadas en circuitos integrados de aplicación específica (ASICs) personalizados. Estas IPUs son aceleradores programables diseñados para descargar tareas como redes, almacenamiento y seguridad de los CPUs, lo que permite mejorar la utilización de recursos, incrementar la eficiencia operativa y ofrecer un rendimiento más predecible en entornos de IA a gran escala.

Las IPUs se posicionan como un componente crítico en las arquitecturas modernas de Centros de Datos, ya que permiten liberar capacidad de cómputo efectiva y escalar servicios sin aumentar significativamente la complejidad del sistema. En conjunto, la integración entre CPUs Xeon e IPUs busca equilibrar el cómputo de propósito general con la aceleración especializada, creando plataformas más flexibles y eficientes para cargas de trabajo de IA.

Intel subrayó que “la IA no funciona sólo con aceleradores, sino con sistemas completos, donde los CPUs están en el núcleo”, destacando la importancia de una arquitectura equilibrada frente al crecimiento de modelos cada vez más sofisticados.

La alianza se enmarca en la estrategia de Intel por reforzar su posición en el mercado de chips para Centros de Datos y, en general, su rol protagónico en el ecosistema tecnológico, como su alianza con SpaceX, xAI y Tesla en el proyecto Terafab.