TSMC despidió a varios empleados por presunta violación en las reglas de protección de información industrial que tiene el gigante fabricante de semiconductores, reveló el sitio de noticias Nikkei Asia.

La compañía no ha revelado más detalles, pero afirmó a través de un comunicado que tomó medidas disciplinarias y emprendió acciones legales en contra de los presuntos responsables.

De acuerdo con Nikkei Asia, la información sustraída es referente al desarrollo de dos chips de 2 nanómetros, que son procesadores de nueva generación, aunque no hay más detalles oficiales.

No obstante, diversos medios internacionales han consignado que ya hubo arrestos de seis personas por la filtración de la información considerada como secreto industrial. Incluso señalan que no sólo se trata de empleados actuales, sino de personas que ya habían salido de la compañía.

De acuerdo con información de la Sección de Propiedad Intelectual de la Fiscalía Superior de Taiwán, un exempleado y dos trabajadores actuales de TSMC obtuvieron la información considerada confidencial.

La investigación comenzó porque TSMC detectó en julio pasado accesos inusuales a archivos internos del personal, por lo que realizó una denuncia.

“Tras interrogar a testigos y reunir pruebas, los fiscales determinaron que existen fuertes sospechas de violación a la Ley de Seguridad Nacional”, señaló la Sección de Propiedad Intelectual de la Fiscalía Superior.

Rapidus Corporation, fabricante japonés de semiconductores, anunció que inició el prototipado de su transistor GAA (Gate-All-Around) de 2 nanómetros (nm) en su planta de fundición IIM-1. Este proceso estará además disponible para terceros a partir del primer trimestre de 2026, a través de un kit de desarrollo, a la vez que prepara un entorno para que los clientes puedan comenzar a desarrollar sus propios prototipos. Rapidus comenzará la producción en masa en 2027.

El fabricante destaca los avances de IIM-1, que en menos de tres años ha alcanzado los hitos previstos, desde la finalización de la sala limpia en 2024 y hasta la conexión de más de 200 de los equipos de semiconductores más avanzados del mundo en junio de 2025. Lo anterior se complementa con el anuncio del prototipado de transistores GAA de 2 nm y la obtención de las características eléctricas.

La compañía se habría beneficiado de un proyecto de financiación de alrededor de 4,000 millones de dólares provistos por el gobierno japonés, según información de Bloomberg. En ese sentido, la compañía forma parte de los esfuerzos del gobierno para incrementar su participación en el mercado global de semiconductores, conforme se intensifica la competencia entre las grandes potencias mundiales por fortalecer su soberanía tecnológica.

Rapidus explica que el proceso se compone de una sola oblea, en la cual se pueden realizar ajustes, inspeccionarla y, si se obtienen resultados, aplicarlos a todas las obleas subsiguientes. Según la compañía, una sola oblea captura más datos, lo que permite entrenar modelos de Inteligencia Artificial (IA) para mejorar la producción de obleas y aumentar el rendimiento.

El fabricante japonés asegura que es una de las primeras empresas en comercializar el procesamiento de una sola oblea, un aspecto fundamental de su Servicio de Fabricación Rápida y Unificada (RUM).

Adicionalmente, estos nuevos semiconductores de 2 nm serán fabricados bajo procesos de litografía ultravioleta extrema (EUV), requerido para la formación de la estructura GAA, siendo el primer proceso de este tipo en la isla asiática.

IBM y Rapidus anunciaron un acuerdo de desarrollo conjunto para avanzar en la tecnología de escalado lógico en la fabricación de semiconductores, con lo que seguirán desarrollando la tecnología de nodo de 2 nanómetros (nm) como parte de las iniciativas de Japón para convertirse en un líder mundial en investigación, desarrollo y fabricación de este componente.

En 2021, IBM anunció que había desarrollado el primer chip de nodo de 2 nm del mundo, que se prevé que logre un 45 por ciento más de rendimiento o un 75 por ciento más de eficiencia energética que los principales chips de 7 nm.

Rapidus planea implementar estrategias diferenciadas en la fabricación, incluida la automatización y la eficiencia, para garantizar la velocidad de comercialización y la competitividad. Esta tecnología de 2 nm pretende ser líder en el mercado y será compatible con las ofertas estándar de la industria. Rapidus espera comenzar la producción en masa de su tecnología de 2 nm en la segunda mitad de la década de 2020.

“Esta es una colaboración internacional deseada desde hace mucho tiempo, verdaderamente esencial para que Japón vuelva a desempeñar un papel vital en la cadena de suministro de semiconductores. Confío plenamente en que esta colaboración allanará el camino para nuestro objetivo de contribuir al bienestar de la humanidad, a través de semiconductores lógicos avanzados producidos con tecnologías desarrolladas conjuntamente con IBM”, dijo Atsuyoshi Koike, presidente y director Ejecutivo de Rapidus.

Como parte del acuerdo anunciado, Rapidus se unirá al centro de investigación de semiconductores Albany NanoTech Complex, en Nueva York, cuyo ecosistema incluye empresas de la talla de IBM, Applied Materials, Samsung Electronics, Tokyo Electron, SCREEN, JSR, la Universidad Estatal de Nueva York (SUNY) y otros.

Rapidus Corporation investiga, desarrolla, diseña, fabrica y vende semiconductores lógicos avanzados, y cuenta con el respaldo de grandes conglomerados tecnológicos de Japón como Toyota, Sony, NEC y SoftBank.

“Esta colaboración es fundamental para garantizar una cadena de suministro global geográficamente equilibrada de semiconductores avanzados, construida a través de un ecosistema vibrante de empresas y naciones con ideas afines”, dijo, por su parte, Darío Gil, vicepresidente Sénior y director de investigación de IBM.

La estadounidense IBM Research y la surcoreana Samsung avanzaron en el desarrollo de una nueva arquitectura de semiconductores en los que cabrán más transistores en menor espacio, por lo que los chips serían más eficientes y poderosos.

De acuerdo con ambas compañías, se trata de un nuevo enfoque llamado Transistor de Efecto de Campo de Nanohojas de Transporte Vertical, o VTFET.

“La nueva arquitectura VTFET demuestra un camino para continuar escalando más allá de las nanohojas. En mayo, anunciamos un diseño de chip de nodo de 2 nanómetros que permitirá que un chip quepa hasta 50 mil millones de transistores en un espacio del tamaño de una uña. VTFET continúa el viaje de la innovación y abre la puerta a nuevas posibilidades.

“VTFET, por otro lado, coloca transistores en capas perpendiculares a la oblea de silicio y dirige el flujo de corriente vertical a la superficie de la oblea. Este nuevo enfoque aborda las barreras de escala al relajar las restricciones físicas sobre la longitud de la puerta del transistor, el grosor del espaciador y el tamaño del contacto para que estas características puedan optimizarse, ya sea por rendimiento o consumo de energía. Con VTFET, hemos logrado demostrar con éxito que es posible explorar la escala más allá de la tecnología de nanohojas en el diseño de semiconductores CMOS”, explicaron las compañías.

De acuerdo con IBM y Samsung, antes los diseñadores empaquetaban más transistores en un chip reduciendo el paso de la puerta y el paso del cableado (el espacio físico donde encajan todos los componentes se denomina Paso de puerta contactada o CGP).

La capacidad de encoger los pasos de puerta y el cableado ha permitido a los diseñadores de circuitos integrados pasar de miles y millones a miles de millones de transistores en sus dispositivos.

Hace una década, ambas compañías observaron que las arquitecturas laterales alcanzarían los límites de escala en pasos de puerta. Explicaron que cada uno de los componentes del dispositivo se acercaba a los límites de escala, por lo que querían encontrar otros caminos que pudieran romper esas barreras.

“Nuestro objetivo siempre ha sido producir un dispositivo competitivo para las tecnologías del futuro. Creemos que el diseño de VTFET representa un gran paso adelante hacia la construcción de transistores de próxima generación que permitirán una tendencia de dispositivos más pequeños, más potentes y energéticamente eficientes en los próximos años”, agregaron.

En la carrera por incrementar la eficiencia y rendimiento de los semiconductores, IBM anunció por primera vez la disponibilidad de tecnología de nanoestructura para la fabricación de chips de 2 nanómetros (nm).

Se proyecta que los semiconductores fabricados mediante esta técnica logren un 45 por ciento más de rendimiento, o un 75 por ciento menos de uso de energía que los chips de nodo de 7 nm más avanzados de la actualidad.

Mediante un comunicado, IBM señala que la nueva tecnología de chip de 2 nm ayuda a avanzar a la industria de los semiconductores, abordando la creciente demanda por estos componentes.

Aunque existen otros factores que influyen en el rendimiento final de los chips, los avances en la miniaturización del proceso de fabricación de semiconductores ha permitido la introducción de un mayor número de transistores en un espacio más pequeño y, por tanto, dispositivos de menor tamaño. Sin embargo, la miniaturización de estos componentes se acerca cada vez más a niveles cuánticos que imponen un nuevo reto de manufactura y operación para la industria.

Los transistores más pequeños actualmente, con disponibilidad comercial en smartphones y otros dispositivos, se encuentran entre 7 y 5 nm (1 nanómetro es la millonésima parte de un milímetro).

La arquitectura de 5 nm está presente en las iteraciones más recientes de los Systems-On-Chip (SoCs) de los mayores fabricantes de smartphones, como el A14 Bionic de Apple (en el iPhone 12), el Kirin 9000 de HiSilicon (en el Mate 40 Pro) o el Exynos 2100 de Samsung (Samsung S21). El Snapdragon 888 de Qualcomm también está fabricado con una arquitectura de 5 nm (Mi 11 de Xiaomi).

IBM explica que el diseño de 2 nm demuestra el escalado avanzado de semiconductores utilizando su tecnología de nanoestructura. Este diseño permitirá integrar hasta 50 mil millones de transistores en un chip del tamaño de una uña. Según la compañía, este nuevo proceso fue desarrollado menos de cuatro años después de anunciar el diseño de 5 nm.

Afirma que este nuevo proceso de fabricación permitirá cuadruplicar la duración de la batería del teléfono celular, reducir drásticamente la huella de carbono de los centros de datos, acelerar drásticamente las funciones de una computadora portátil, y hasta contribuir a una detección de objetos y un tiempo de reacción más rápidos en vehículos autónomos.

“La innovación de IBM reflejada en este nuevo chip de 2 nm es esencial para toda la industria de semiconductores y TI. Es el producto del enfoque de IBM de asumir desafíos tecnológicos duros y una demostración de cómo los avances pueden resultar de inversiones sostenidas y un enfoque de ecosistema de I+D colaborativo”, dijo Darío Gil, vicepresidente senior y director de IBM Research.

El año pasado, TSMC, la foundry de semiconductores más grande del mundo, aseguró que en 2022 estaría lista para la fabricación de transistores de 3 nm y para 2024 tendría disponible la producción para 2 nm.