IBM presenta la primera tecnología de menos de 1 nanómetro del mundo con su nueva arquitectura NanoStack
El nuevo prototipo integra cerca de 100,000 millones de transistores en un chip del tamaño aproximado de una uña, casi el doble de la densidad alcanzada por el chip de 2 nanómetros que IBM presentó en 2021.
IBM anunció un avance que podría redefinir el futuro de la industria de los semiconductores: la primera tecnología de chips de menos de 1 nanómetro del mundo, basada en un nodo de 0.7 nanómetros (7 ángstroms). Esta escala acerca los dispositivos electrónicos a las dimensiones atómicas y, según la compañía, permitirá continuar mejorando el rendimiento y la eficiencia energética más allá de los límites físicos actuales del silicio.
El nuevo prototipo integra cerca de 100,000 millones de transistores en un chip del tamaño aproximado de una uña, casi el doble de la densidad alcanzada por el chip de 2 nanómetros que IBM presentó en 2021. Esta tecnología ofrece hasta un 50% más de rendimiento y un ahorro energético del 70%, impactando directamente en aplicaciones de Inteligencia Artificial (IA), Centros de Datos, computación en la Nube y dispositivos de próxima generación.
Un nuevo paradigma: la arquitectura NanoStack
Durante una conferencia de prensa, Jay Gambetta, director de IBM Research e IBM Fellow, afirmó que el anuncio representa un cambio de paradigma para la industria. “No estamos fabricando simplemente transistores más pequeños, estamos reinventando la forma en que se construyen los chips para ofrecer mayor potencia y eficiencia energética”.
Gambetta explicó que el verdadero avance radica en haber desarrollado una arquitectura completamente nueva denominada NanoStack, diseñada para continuar el escalamiento cuando las técnicas convencionales ya no son suficientes. Al respecto, añadió: “El más reciente avance de IBM en tecnología de chips marca un momento histórico para la computación, al llevar la tecnología más allá de la era del nanómetro hasta la escala de los átomos”.
Para Huiming Bu, vicepresidente de Investigación y Desarrollo de Tecnología de Silicio de IBM, la industria ha atravesado varios cambios de paradigma en las últimas dos décadas: nuevos materiales, transistores FinFET y la arquitectura Nanosheet actual. Sin embargo, recordó que durante más de 60 años, la industria redujo el tamaño de los transistores únicamente en dos dimensiones. Con NanoStack, por primera vez será posible continuar el escalamiento también en la dimensión vertical (eje Z).
“Quienes trabajamos en semiconductores decimos que una tecnología está llegando a su fin, pero no significa que el progreso se detenga. Lo que realmente significa es que ha llegado el momento de adoptar un nuevo paradigma”, explicó Bu. “Por primera vez en la historia podremos apilar transistores en dirección vertical. Eso significa que podremos continuar el escalamiento también en la dimensión Z gracias a la innovación NanoStack”.
¿Cómo funciona NanoStack?
La nueva arquitectura evoluciona a partir de los transistores Nanosheet, cuyos canales están formados por tres láminas de silicio de apenas 5 nanómetros de espesor (unos 15 átomos). A diferencia de la arquitectura FinFET, donde la compuerta controla tres lados del canal, en Nanosheet la compuerta rodea completamente cada lámina (gate-all-around), controlando mejor el flujo de electrones y reduciendo las fugas de corriente.
Sobre esa base, NanoStack desplaza los transistores de forma escalonada uno encima de otro y los une mediante una técnica de unión dieléctrica ultrafina. Este diseño permite conectar de manera independiente cada transistor y optimizar los materiales en cada capa, incrementando la densidad y la eficiencia.
“No hablamos de una innovación puntual, sino de una nueva plataforma de transistores capaz de sostener numerosas generaciones futuras: 7 ángstroms, 5 ángstroms, 3 ángstroms, hasta llegar a 1 ángstrom”, explicó Bu. “Ese diseño apilado constituye el elemento fundamental que permite alcanzar esa mejora del 40% en la escalabilidad, algo que nuestra industria no había conseguido en los últimos doce años”.
Impacto en la IA y la hoja de ruta para la próxima década
IBM también presentó resultados experimentales que muestran una reducción cercana al 40% en el área ocupada por la memoria SRAM, un componente fundamental para alimentar con datos a los procesadores de IA.
Jay Gambetta señaló que “esta mejora permitirá optimizar los flujos de trabajo de IA, que requieren un mayor ancho de banda y una elevada eficiencia. Se trata de un cambio de gran magnitud que la industria no había experimentado en décadas. Como referencia, el paso de los 3 nanómetros a los 2 nanómetros sólo aportó una mejora de unos pocos puntos porcentuales”.
Durante la plática, Huiming Bu detalló que NanoStack funcionará como una plataforma sobre la cual IBM pretende construir futuras generaciones de chips por debajo del nanómetro. “Nuestra misión siempre ha sido identificar cuál será el siguiente paradigma tecnológico”, señaló. “NanoStack permitirá continuar el escalamiento de los transistores durante otra década más allá de Nanosheet”.
El desarrollo forma parte del trabajo que IBM realiza junto con sus socios en el complejo de investigación de Albany, Nueva York, donde también se incorporará tecnología de litografía de ultravioleta extremo de alta apertura numérica (High NA EUV).
Aunque el funcionamiento ya se demostró experimentalmente, la empresa reconoce que aún falta un proceso de maduración antes de su llegada al mercado. “Seguiremos perfeccionando y probando estos chips para prepararlos de cara a su fabricación. Nuestra expectativa es que esta innovación esté lista para entrar en producción dentro de aproximadamente cinco años”, concluyó Bu.